

5G R&D

5G科研


面向5G/6G科研应用

- 软件无线电架构，构建真实5G移动通信系统

威视锐5G/6G开发平台是在商用设备的基础上经过改进，专门用于5G/6G产品的原型开发与验证。该系统可以在实验室搭建一个真实的5G 网络，基于开源的代码，专为科研用户设计。

- 高性能与灵活性的完美平衡

采用了目前最流行的异构式系统，融合了FPGA、ARM、GPU和x86多种处理器，支持单独升级和扩展，为算法评估提供强大算力支持。



- **真正可编程移动通信系统**

支持流行的开源5G项目，也可以运行商业5G协议栈，可用于搭建工业5G专网，实现云化管理。L1/L2/L3都可以二次编程，能支持FPGA级别的硬件编程和开发，充分发挥开发人员的主动性和创造力。

- **不仅符合5GNR规范，也支持全部2G/3G/4G频段,可以扩展未来6G频段**

支持5G FR1频段，可以通过扩展组件，支持FR2（毫米波）频段，适用于6G平台开发，同时也兼容2G/3G/4G通信系统。如果需要覆盖距离远，也可以配合外部功放模块。

威视锐 5G/6G科研 平台构成



可编程射频单元

- PRU-Y590s: 可编程射频单元

面向B5G应用，支持4T4R@200MHz或2T2R@400MHz的实时带宽，可以覆盖Sub6G全部频段。面向行业应用，可以通过选配功放模块，增加覆盖范围。



超宽带射频单元

- PRU-MRF4：面向卫星通信和6G移动通信

支持4T4R，最高可达2GHz的实时带宽，覆盖Sub6G全部频段。通过变频器选件，支持28GHz频段毫米波应用，也可以支持典型的卫星通信频段，如X波段，Ku，和Ka等。



物理层加速卡

- PAC-FX200：用于前传和FEC加速

基于Xilinx的KU11p FPGA，实现前传接口和LDPC加速。加速卡内置在基站处理单元机箱里面，FPGA开放给用户，支持二次开发。（LDPC的IPcores需单独采购）



- PAC-9P (FX600)：用于整个物理层加速

基于Xilinx的VU9p FPGA，实现整个L1层的并行算法加速处理。加速卡内置在基站处理单元机箱里面，FPGA开放给用户，支持二次开发。（LDPC的IPcores需单独采购）





协议栈开发平台

- PAS-5GU: 协议栈开发平台

用于开发5G系统的基站功能，包括物理层和协议栈等。可以预装开源的OAI参考设计，也支持第三方或者用户自己开发的协议栈。处理单元采用Intel酷睿i9多核处理器，支持FPGA实现协议栈加速。



核心网开发平台

- PAS-2UG: 核心网开发平台

开发平台基于高性能Intel多核处理器，支持万兆网口与协议开发平台互联，预装开源的5G核心网，提供 AMF、SMF、AUSF、UDM、UPF 等功能单元。平台支持第三方或者客户自己的核心网，也可以根据需要，用于边缘计算或者作为应用服务器实现业务组件集成。



开源5G项目（Open Air Interface 5G）

随着第五代通信技术迅速发展，基于5G的应用以及学术研究需求逐渐增大，对于开源5G的研讨迫在眉睫。开源5G平台可用于探索5G领域新技术、新趋势，对下一代核心网、新型智能终端、mIoT、NB-IoT等领域进行深入学术研究与工程实践，促进5G的全球化发展。

基于开源5G无线技术和实验环境的部署，系统原型和标准化硬件实现，可以作为接入网早期测试与验证工具，支持下一代核心网新型智能终端的研发。

威视锐5G研发平台预装开源的5G协议Open Air Interface 5G (OAI)，支持新的版本移植和运行。平台可以为OAI提供稳定运行经过验证的软硬件环境，也可以根据需求定制软件和硬件来满足科研项目需求。

开源5G协议栈，代码全部开源

OpenAirInterface 5G-NR 特性：

General Parameters


- Static TDD
- FDD
- Normal CP
- 30 kHz subcarrier spacing
- Bandwidths up to 80MHz (217 Physical Resource Blocks) Intermediate downlink and uplink frequencies to interface with IF equipment
- Single antenna port (single beam)
- Slot format: 14 OFDM symbols in UL or DL
- Highly efficient 3GPP compliant LDPC encoder and decoder (BG1 and BG2 supported)
- Highly efficient 3GPP compliant polar encoder and decoder
- Encoder and decoder for short blocks

gNB PHY Layer


- 30KHz SCS for FR1 and 120 KHz SCS for FR2
- Generation of NR-PSS/NR-SSS
- NR-PBCH supports multiple SSBs and flexible periodicity
- Generation of NR-PDCCH for SIB1 (including generation of DCI, polar encoding, scrambling, modulation, RB mapping, etc)
 - common search space configured by MIB
 - user-specific search space configured by RRC
 - DCI formats: 00, 10 (01 and 11 under integration)
- Generation of NR-PDSCH (including Segmentation, LDPC encoding, rate matching, scrambling, modulation, RB mapping, etc).
 - Single symbol DMRS, DMRS-TypeA-Position Pos2, DMRS configuration type 1
 - PDSCH mapping type A
- NR-CSI Generation of sequence at PHY (under integration)
- NR-PUSCH (including Segmentation, LDPC encoding, rate matching, scrambling, modulation, RB mapping, etc).
- NR-PUCCH
 - Format 0 (2 bits, mainly for ACK/NACK)
 - Format 2 (up to 64 bits, mainly for CSI feedback)
- NR-PRACH Formats 0,1,2,3, A1-A3, B1-B3
- Highly efficient 3GPP compliant LDPC encoder and decoder (BG1 and BG2 are supported)
- Highly efficient 3GPP compliant polar encoder and decoder
- Encoder and decoder for short block

100
0


5GNR PHY Test--5GNR gNB运行界面




5GNR PHY Test -- Ping业务测试



5GNR SA Mode -- UE运行界面



5GNR PHY Test -- 5GNR UE运行界面



5GNR SA Mode -- gNB运行界面

